[已解决]edi修正不了drv的问题

estyzq

请教各位，
我使用edi软件进行PR，在optDesign -preCTS/postCTS/postRoute -drv（而且也已经将优化fanout设置为true），但是发现在最后的drv优化报告中，发现三次优化都没有优化掉一些问题。
我的设计是带有pad的，之前也是同样的设计，只是没加pad，就可以优化drv。
两次的设计中因为有使用门控时钟，所有在讲clk_gate_aware设为true
preCTS的drv报告如下，猜测会不会因为设计中带有pad导致drv过不去？
+----------------+-------------------------------+------------------+
|                |              Real             |       Total      |
|    DRVs        +------------------+------------+------------------|
|                |  Nr nets(terms)  | Worst Vio  |  Nr nets(terms)  |
+----------------+------------------+------------+------------------+
|   max_cap      |      0 (0)       |   0.000    |      0 (0)       |
|   max_tran     |      0 (0)       |   0.000    |     36 (72)      |
|   max_fanout   |      0 (0)       |     0      |      2 (2)       |
+----------------+------------------+------------+------------------+

ayuan1027

real的个数为零，说明工具已经把能修掉的都修掉了。没修掉的是不是因为pad要看具体的报告。但是不管怎样，这些违例是工具修不了的，所以只能手修或者忽略掉。

estyzq

回复 2# ayuan1027


    我已经把每个cap，tran，fanout的报告都看了，tran的问题大部分是由pad引起的，某些信号也会有tran的现象，不知道是不是因为pad和内部的这些net连起来所导致的。

fanout现象是在我的分频模块里面的计数器出现的，这有问题吗？