[原创]倡仪-VERILOG HDL语言学习团队召集！（网上自学课堂）

efamily · 发表于 2005-11-28 23:18:24

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

[这个贴子最后由efamily在 2005/12/03 06:47pm 第 1 次编辑]

网上自学课堂，网友自创，请多多支持！报名地址：http://epcb.net/dispbbs.asp?boardID=68&ID=942&page=1
学习语言贵在练习，每天捧书读半天，不如做它一道题。希望大家通过这活动，能共同提高！
具体学习方法：
1、每周五中午我会在论坛上以发贴的形式公布题目（题目说明请见帖子最后），参加者（包括我）可自己寻找资料，在下一周的周三前完成设计。答案以回帖的方式发到论坛上。先做好的可以早发，但最晚是周三中午。答案要求要有可综合代码，测试代码，测试结果（可选）
2、每位参加者都可以查看其他人的答案，如果觉得设计不合理或有错误的，可以回帖指出。
3、有意向加入的请在此报名，人数不限。报名格式如下：
//-----------------------------------------------------------------------------
论坛用户名：　
年龄：
地区：
邮箱地址：
ＱＱ号码：
使用VERILOG时间：
//-----------------------------------------------------------------------------
附：设计题目说明
每次公布的题目有2题，一题是注重语法或常用模块的使用，适合初学者。
还有一题是综合性的设计，可能会包含几个模块，比如DDS、FIR滤波器、小型MCU等，适合有一定基础的参加者。
如果大家有合适的题目，可以联系我！