MOS场效应管栅电极工艺的历史更替进程

helongknight · 发表于 2012-1-10 19:30:49

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

60年代金属Al栅工艺（熔点660度，电阻率2.7-3.0μΩ/cm）

由于Al的熔点极低，它将不能忍受离子注入后的高温退火，所以此时的工艺必须选择Gate-last工艺（先做S/D，再做栅），这时必须要考虑到当时的刻蚀水平，金属Al线条刻蚀一直是一个令工艺工程师头疼的问题。Al往往采用氯气Cl2刻蚀，但是为了得到各向异性和对Al和二氧化硅高度的选择性是一个难题（虽然现在已经解决，掺入CHCl3或者N2），所以在设计版图时，栅和源漏的交叠面积很大，所以导致了很大交叠电容；另外金属Al和二氧化硅的界面问题，导致MOS的阈值电压漂移问题，这是多晶硅栅取代它的重要原因。

70年代多晶硅栅CMOS工艺（熔点1417度，电阻率450-1000μΩ/cm）

70年代终于提出了多晶硅栅CMOS工艺，解决了阈值电压漂移的问题，并且多晶硅（简并掺杂）具有耐高温，生长容易，电阻率较低的特点，可以采用Gate-first工艺，这样从设计版图的角度看也变得相当简便，在做源漏时不必开两个窗口，直接开一个窗口即可对源漏进行注入，并且同时还可以对栅进行掺杂调节电阻率。这样在不考虑横向扩展的情况下，源漏的交叠是相当小的，所以也就引入了相当小的栅源、漏电容。并且多晶硅栅刻蚀和二氧化硅具有高度的选择性（CL2，这不同于铝），而且具有各向异性。另外在刻蚀二氧化硅时，利用CF4+H2环境可以很好的对多晶硅和二氧化硅进行高度选择性刻蚀，高度选择性刻蚀的好处是允许过刻蚀，这样可以将不平整的地方完全刻蚀。

QQ截图20120110192707.jpg

多晶硅化物（Policide）

随着沟道长度不断缩小，多晶硅的电阻率较大的问题成为了不可忽略，之后的工艺中采用硅化物工艺，很好的解决了这个问题，硅化物的电阻率较低，TiSi2为13-16μΩ/cm，WSi2为30-70μΩ/cm，这样相当于多晶硅和多晶硅化物的并联，这样大大降低了电阻。当够到尺寸降到.18μm时，硅化钛无法进行相变，不能从高阻的C49相变到低阻的C54相，从而硅化钛被取代。

后来引入自对准源漏工艺，采用Salicide，包括CoSi2，NiSi，电阻率同样很低，在上长源漏时同时可以生长多晶硅硅化物，简化了工艺步骤，并且不用光刻。

当代High-K工艺

随着尺寸的不断缩小，介质的厚度必须不断缩小，这导致二氧化硅的漏电流变大，击穿电压变小等问题，引入High-K介质，这样可以减缓等效二氧化硅厚度的降低。但是High-k介质不能经受高温，所以现在又要采用Gate-last工艺，并且镍硅接触电阻的最高稳定温度也在450度左右，这样要求接触，栅采用低温工艺，所以要求是Gate-last工艺，利用多晶栅时发现，界面不好引起了阈值电压的漂移，所以采用两种金属栅工艺，但是仍然有问题，通过加入Al最终使阈值电压稳定。由于金属栅和二氧化硅刻蚀选择性不好，但是金属栅和high-k介质的选择性良好，所以可以采用RIE刻蚀得到良好线条。