core vdd的个数

twn2000 · 发表于 2012-1-6 11:57:11

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我的设计die size已经到6x6了，有两个问题：

1 每一边按照经验放多少对core P/G。

2 功耗大约在1.8w,如何设计core ring,如果只在M7和M6上放core ring的话，宽带显然差的太远，应该怎么办呢？

damonzhao · 发表于 2012-1-6 13:05:28

http://bbs.eetop.cn/viewthread.php?tid=299959&highlight=

twn2000 · 发表于 2012-1-6 16:13:48

非常有用，感谢！但是Core power ring该怎么办呢？

damonzhao · 发表于 2012-1-6 16:50:48

你是指core ring宽度太大吧
好办，你多加几层吧，重叠使用，这样子，宽度就减下来了

twn2000 · 发表于 2012-1-6 16:59:51

我从来没用过这个多层的Power ring，我的理解是：在left边，M7上有一对VDD VSS Ring,然后在M6上在放一对VDD VSS Ring?

damonzhao · 发表于 2012-1-6 17:21:18

如果你的走线是横奇竖偶的话，那你就T/B走M3M5M7；L/R走M2/M4/M6，或者只是M5/M7和M4/M6。
自己看着办

twn2000 · 发表于 2012-1-6 17:31:02

明白，太谢谢了！那如何用sso来计算IO Power Pad呢？我现在面临的是ddr2的IO的添加？

damonzhao · 发表于 2012-1-6 18:15:20

SSO是啥的简写？不知道你的考量标准

保证内部供电的PAD数目，还有保证ESD供电的PAD数目
以及区分数模的ESD和PWRCUT的使用

icfbicfb · 发表于 2012-1-6 19:56:42

同步开关输出， synchronous switching output , 也叫SSN ，noise

就是io power pad如果不够的话，容易引起IO的gnd 不稳定，即ground bounce
这样会影响 io pad输出电平的有效性，即发生漂移，

一般io pad 文档里面会有sso的参数，可以参考来加io power pad
一般5~10个pad加一对就行了，但是在SSO 很大的地方，要多加，

DDR io是很极端的情况，几乎是2个pad加一对，因为他们都是SSO ，同时翻转的，

其他io 情况应当小于ddr io的情况

ddr io一般都是做出hard macro，做ip merge啊，怎么会自己加power io呢

core power pad就是根据芯片的功耗，多加些就行了

加power io的数量是个技巧问题，不可能说得很清楚的，也算是个饭碗技术了

twn2000 · 发表于 2012-1-6 21:07:56

谢谢了，以下是我的想法：
1 计算Core power pad好像有一个基本的参考公式，而Power io就没有什么可以参考的公式啦，我记得好像有一个大体的比例数，比方说IO频率为0~50M 信号线和P/G的比为2:1：1；50~100M等等?
2 是不是做DDR hard marco时，也要把ddr io做进去？还是单独做一个DDR IO的hard marco?

[原创] core vdd的个数

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2