在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2856|回复: 3

[求助] PT分析spef文件后,关于DRC的问题

[复制链接]
发表于 2011-12-29 17:08:27 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在用PT分析spef文件后,发现timing没有问题,但是DRC有问题,比如max_cap,min_cap,max_trans,
那这样的话,芯片能release吗?
发表于 2011-12-29 17:34:44 | 显示全部楼层
max_trans视前端要求而定,要修掉
发表于 2011-12-29 22:41:39 | 显示全部楼层
DRC 不算hard constraint , 看公司,rule等,有的能waive,有的要修,
别violation的太大就行

比如transition,cap的值主要是会引起计算的不准,如果修到查找表以内 ,对timing计算有精确性帮助,
而且太大的trans,cap会变慢电路,增加SI violation可能性,最好修掉
 楼主| 发表于 2011-12-30 09:56:40 | 显示全部楼层
谢谢各位大佬!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 21:59 , Processed in 0.054185 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表