求助：关于verilog网表综合

gaokl1005 · 发表于 2011-12-18 11:08:58

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由陈涛于 2011-12-18 12:54 编辑

小菜鸟现在用dc综合电路。原电路netlist中module很多，现在想把这个电路综合成一个只有一个大module的电路，也就是就大module里例化的小module全部打散，变成门级代码，不要再出现module的例化。
不知道怎么办？是否dc下有相关命令？

陈涛 · 发表于 2011-12-18 12:52:56

ungroup

haier822 · 发表于 2011-12-19 09:23:39

ungroup -all -flatten 全局打散

gaokl1005 · 发表于 2011-12-29 09:18:35

多谢楼上两位

[求助] 求助：关于verilog网表综合

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2