placement遇到库错误

shayabin

各位大虾

小弟在做placement的时候 ，遇到如下问题

icc_shell> create_placement
Information: T15   CPU:     16 s ( 0.00 hr) ELAPSE:    639 s ( 0.18 hr) MEM-PEAK:   254 Mb   Thu Dec 15 08:05:51 2011  (PSYN-508)
  Loading target library 'scmetro_tsmc_cl013g_hvt_ss_1p08v_125c'
Error: The target library does not contain all required gates.
Either a NOR, or an AND and an OR gate (two-input) is required for mapping. (OPT-102)
Error: create_placement has abnormally terminated.  (OPT-100)
Information: T16   CPU:     17 s ( 0.00 hr) ELAPSE:    640 s ( 0.18 hr) MEM-PEAK:   254 Mb   Thu Dec 15 08:05:52 2011  (PSYN-508)
0

从字面意思看  是库里面缺少verilog网表的cell  但是  查看了下  在库里面是有的  其他的还有什么可能 导致这样的错误吗？

坐等 谢谢 ～

其中 OPT-102的man如下
icc_shell> man OPT-102
N.  Messages                                                 Command Reference
                                   messages
NAME
       OPT-102 (error) The target library does not contain all required gates.
       Either a NOR, or an AND and an OR gate (two-input) is required for map-
       ping.
DESCRIPTION
       The  target_library  does not contain the minimum set of gates required
       by the mapping algorithms.
WHAT NEXT
       Add the required gates to the target_library.
D-2010.03-ICC-SP5   Synopsys Inc. 1988-2010. All rights reserved.          n-1

sanxia

那个man说的很清楚，target_library应该没有设定为标准单元库，或者没设全
ICC(还有DC)需要设定search_path, target_library, link_library
set search_path                 ". $ADDITIONAL_SEARCH_PATH $search_path"
set target_library              " $TARGET_LIBRARY_FILES"
set link_library                "* $TARGET_LIBRARY_FILES $ADDITIONAL_LINK_LIB_FILES"

target_library    一般设定为std cell db, ICC优化会用到
link_library        包含所有的db，std cell/RAMROM/IP/IO等, report_timing会用到

'scmetro_tsmc_cl013g_hvt_ss_1p08v_125c' 似乎没有包含所有的标准单元

shayabin

回复 2# sanxia


    谢谢你的回答


我这个只是全std cell的pr  其中只有一个库（HVT的那个库）

## Logical libraries
set search_path                 ". $ADDITIONAL_SEARCH_PATH $search_path"
set target_library              "$TARGET_LIBRARY_FILES"
set link_library                "* $TARGET_LIBRARY_FILES $ADDITIONAL_LINK_LIB_FILES"

这个设置我已经看了N遍了  不会有错误的

damonzhao

很好办，把做DC的那个.synopsys_dc.setup拿过来用，既然DC产生的网表能例化这个单元，那你这边用也没问题才对

icfbicfb

是mcmm 里面的吧

mcmm要求每个scenario里面都必须有个 INV ， 这个是icc的问题，

因此你要把所有std.db ( 包括hvt，lvt，各种corner啥）全写入 link_library , target_library
即使你再某个scenario下可能不用其中一种std cell，

shayabin

回复 5# icfbicfb

你好icfbicfb 很高兴又遇见你


我这个是个小的std cell的block  用的是tsmc .13的HVT库

我这边暂时缺少  tluplus的map文件  现在是trial run  先试试流程  请问这个对placement有关键性的影响吗？  就是不能placement 我怀疑和这个有关

谢谢～～

icfbicfb

icc
如果是没有tlupus和 map，是没法做place的，不像Astro，

问fab要吧

也可以自己从iTF文件里面转

shayabin

回复 7# icfbicfb


    tluplus我已经从itf转换过来了  昨天拿到tluplus的map了

这个问题昨天已经解决  是physical lib的问题   后来 自己用LEF转换了下  就ok了

谢谢

顺便谢谢诸位大虾 ～

shayabin

回复 4# damonzhao


    Hi damon zhao

这个问题昨天已经解决  是physical lib的问题   后来 自己用LEF转换了下  就ok了

谢谢

你提起的方法也试过  就是在dc读进网表和库  这样是ok 的   由此确定logic的lib是没有问题的  呵呵``

damonzhao

回复 9# shayabin


    恭喜你解决了问题