设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 《Verilog黄金指南》中文翻译版
1234
返回列表 发新帖
楼主: stevephen

《Verilog黄金指南》中文翻译版

[复制链接]
zk555
发表于 2007-5-26 20:44:58 | 显示全部楼层
不错不错！！继续努力！
回复 支持 反对

使用道具 举报

发表于 2009-6-8 17:54:56 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

odbc1230
发表于 2014-11-19 21:20:53 | 显示全部楼层
资产480 信元 发贴收入80 信元 推广收入0 信元 附件收入475 信元 下载支出125 信元 阅读权限20 在线时间9 小时 注册时间2007-9-28 最后登录2009-5-
回复 支持 反对

使用道具 举报

alichen
发表于 2014-11-19 22:46:01 | 显示全部楼层
非常感谢，新手表示感谢
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

1234
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-3 05:04 , Processed in 0.011036 second(s), 2 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表