设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 求助：signal tap采样与实际情况完全不同

发新帖

查看: 3390|回复: 5

[求助] 求助：signal tap采样与实际情况完全不同

发表于 2011-12-7 18:53:48 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 zyt0224 于 2011-12-7 18:58 编辑

求助：本人项目组遇到这个很奇怪的问题
用signal tap采样挂在AHB总线上的GPIO的输出，完全与预想情况相同
而在用安捷伦的逻辑分析仪测出来的情况就完全不一样。。。根本没有信号
管脚配置什么的绝对不会有错
我们设计过几个想类似输出工程，signal tap都与逻辑分析仪一样，确定逻辑分析仪和开发板的管脚肯定都没有问题
但是那个挂在AHB总线上的GPIO的输出就是不一样。。。
求助啊！！！弄了2个礼拜了。。。完全不知道为什么

分析仪, 工程, 设计, 项目组

相关帖子

回复

发表于 2011-12-7 19:34:06 | 显示全部楼层

引脚锁定没问题吧？signal tap有信号话表明内部是有的，但是到了引脚上没有的话就比完较奇怪，我只有以前再XILINX spartan3上碰到过，是因为加载程序不完整导致的，你检查一下你的加载电路呢，先把你的flash清空，然后用JTAG下载再试试。

回复支持反对

楼主| 发表于 2011-12-8 09:51:59 | 显示全部楼层

回复 2# buley
引脚肯定没问题什么都试过了。。。就是那个引脚没有任何输出
但是signal tap采样出来是有值的

回复支持反对

发表于 2011-12-8 23:03:18 | 显示全部楼层

先把加载芯片擦除，让其保持空的状态，然后再用JTAG下载测试呢？

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-12-9 10:25:55 | 显示全部楼层

照你这么说，像是硬件的问题啊
内部逻辑是好的，外面没有输出；查一下线是不是通的，电阻有没有虚焊吧。

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-12-17 23:57:03 | 显示全部楼层

是不是你的ahb总线的输出要想是gpio还需要配置什么的（比如用汇编语言配置成gpio口），你用signaltap抓的是gpio，还是gpio之前的输出？你做的是soc吗？

EETOP创芯人才网职位发布入口

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-23 02:59 , Processed in 0.035737 second(s), 9 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表