设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 请问关于时钟抖动对于AD精度的影响

发新帖

查看: 2718|回复: 3

[求助] 请问关于时钟抖动对于AD精度的影响

发表于 2011-12-7 10:36:32 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

如题，请问各位大侠，时钟抖动对于AD（pipeline）精度有怎样的影响？怎么定量求解？
在结构上有什么办法降低影响么？

相关帖子

回复

发表于 2011-12-7 20:15:54 | 显示全部楼层

参考次文

Analog Device - convert phase noise to jitter.pdf

123.35 KB, 下载次数: 74 , 下载积分: 资产 -2 信元, 下载支出 2 信元

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-11-15 16:29:56 | 显示全部楼层

回复 2# magicdog

多谢分享~

回复支持反对

发表于 2018-12-24 18:12:49 | 显示全部楼层

顶一个，多谢 ~!!

EETOP创芯人才网职位发布入口

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-2-11 16:02 , Processed in 0.016053 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表