Xilinx中文社区的精品资料：在FPGA设计环境中加时序约束的技巧，强烈推荐！！！

最后的和弦 · 发表于 2012-12-26 10:07:25

谢谢分享。。。

落日余晖 · 发表于 2013-1-4 12:29:15

~~~~~~~~~~~~~~~~~~~~~

落日余晖 · 发表于 2013-1-5 08:04:33

感谢~~~~~~~~~~~~~

Garnation · 发表于 2013-1-6 12:05:37

感谢分享

duandaodream · 发表于 2013-1-10 17:48:40

have a look

raojianing · 发表于 2013-1-19 22:44:34

knKAN

potatolei · 发表于 2013-1-22 09:57:39

学习学习

zyj2012 · 发表于 2013-1-22 10:30:36

这个是不是XILINX 中国通讯上的啊

Sandeman · 发表于 2013-1-28 14:56:07

正在找多谢分享

GSHLIONO1 · 发表于 2013-2-1 08:52:25

这个都得看啊

账号		自动登录	找回密码
密码			注册

[资料] Xilinx中文社区的精品资料：在FPGA设计环境中加时序约束的技巧，强烈推荐！！！