Xilinx中文社区的精品资料：在FPGA设计环境中加时序约束的技巧，强烈推荐！！！

智慧棒 · 发表于 2011-12-6 20:56:17

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

Xilinx中文社区的精品资料：在FPGA设计环境中加时序约束的技巧
作者：赛灵思中文社区
Xilinx 资深FAE现身说教，结合实例亲自讲解，语言通俗易懂，由浅入深，特别举了多个实例以及解决方案，非常具有针对性，让人受益匪浅，非常适合对在FPGA设计环境中加时序约束掌握不好的中国工程师和中国的学生朋友，是关于在FPGA设计环境中加时序约束方面不可多得的好资料，强烈推荐哦！！！

emukwok · 发表于 2011-12-6 23:28:27

感谢，正有需要

zixuan1982 · 发表于 2011-12-8 17:23:23

又要信元。。。。

zixuan1982 · 发表于 2011-12-8 17:24:40

是骗信元的，总共就4页！不要上当啊

wuqi8 · 发表于 2011-12-8 19:23:16

ddddddddddddddddddd

qingweisan · 发表于 2011-12-10 23:24:23

虽然只有4页，但是还比较基础。

zym2012 · 发表于 2011-12-11 18:02:06

找了半天终于找到了，谢啦

i_test · 发表于 2011-12-12 15:13:05

谢谢分享

boyunjian · 发表于 2011-12-14 11:46:40

谢谢分享

txd208 · 发表于 2012-6-28 11:07:55

这几条约束不都是Design Compiler中的综合约束吗，也可以用在FPGA上吗？？求指点，谢谢！

[资料] Xilinx中文社区的精品资料：在FPGA设计环境中加时序约束的技巧，强烈推荐！！！

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1