Quartus 对用符号reg的综合能力?

zongkai2003 · 发表于 2011-12-6 14:37:10

您需要登录才可以下载或查看，没有账号？注册

x

示例代码：
reg signed [15:0] pv_out_data_ch0;
if(pv_out_data_ch0 < 0)
do something;

这里生成的比较器会是定点有符号比较器吗？

看文档里定义成有符号reg是，可以直接调用有符号乘法器和加法器，不知道比较器可以不可以？？

freshair_eet · 发表于 2011-12-6 19:14:15

感觉这样写很不安全啊
如果知道pv_out_data_ch0是由符号数，为什么不写成 pv_out_data_ch0[15] == 1'b1 呢

freshair_eet · 发表于 2011-12-6 19:19:13

感觉这样写很不安全啊
如果知道pv_out_data_ch0是由符号数，为什么不写成 pv_out_data_ch0[15] == 1'b1 呢

freshair_eet · 发表于 2011-12-6 19:22:25

感觉这样写很不安全啊
如果知道pv_out_data_ch0是由符号数，为什么不写成 pv_out_data_ch0[15] == 1'b1 呢

jack888518 · 发表于 2011-12-6 22:20:27

还是不对这种软件编程思路的代码发表评论了....

zongkai2003 · 发表于 2011-12-9 11:02:58

回复 3# freshair_eet

一开始也是那么写，但是因为还有其他很多判断，想使用高级语法，这样其实也是有些好处的，风险是综合器的能力不一定跟得上Verilog语言标准。

freshair_eet · 发表于 2011-12-9 18:50:14

回复 6# zongkai2003

如果真不好改，我记得是按照有符号的十进制数处理的。不完全确定，你最好写个小程序验证一下。

[求助] Quartus 对用符号reg的综合能力?