在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 14510|回复: 10

[求助] 真心求助数字IC面试应该注意问题

[复制链接]
发表于 2011-12-1 21:18:18 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
大学本科毕业两年了,毕业后一直做fpga研发,最近收到一个IC公司的面试通知,让去面试做数字IC,但我对这个一点都不了解,希望有人指点,恶补一些知识。没用过数字IC的设计工具,比如说DC PT。 VCS 和 verdi 倒是用过做fpga 的仿真。希望好心人指导一下,我改怎么准备。
发表于 2011-12-1 22:25:26 | 显示全部楼层
前端后端?
ASIC 的整个flow?
你看看公司的岗位描述啊...这个不是通用的
 楼主| 发表于 2011-12-2 09:07:35 | 显示全部楼层
应该是前端 verilog 代码设计 和仿真,应该和FPGA设计差得不是太多吧,看了数字IC面试100题,里面好多都是FGPA的一些东西
 楼主| 发表于 2011-12-2 12:04:11 | 显示全部楼层
没人讲下吗
发表于 2011-12-2 13:39:14 | 显示全部楼层
对方看过你的简历的话应该主要是招你做逻辑设计,dc&pt稍微了解下吧,没有实践经验也没关系,有什么说什么,面试的时候强调下你对综合和timing两方面概念很清楚就好了
发表于 2011-12-2 15:20:53 | 显示全部楼层
PT基本上和后端关联很大!你做的是fpga研发,你过去,人家也只会给你code的职位,最多加上simulation,这个也和fpga类似,只是要稍微看看单词,其实也很简单的
不过你面试的时候还是把你的code和simulation能力体现出来!
 楼主| 发表于 2011-12-3 13:43:03 | 显示全部楼层
本帖最后由 kalote 于 2011-12-3 13:46 编辑

谢谢 5楼 6楼 的指教。
1.Working on digital IC design/verification;

2. Responsible for RTL design & simulation, pre-/post-layout simulation, FPGA verification, logic synthesis, static timing analysis, test pattern generation for ATE;

3.Cooperating with analog group, interfacing to supporting groups such as software, layout, test, and product engineering.
这个描述 就是单做verilog代码设计和功能仿真吗
 楼主| 发表于 2011-12-6 08:51:56 | 显示全部楼层
和大家分享一下吧  面试挂掉了, 他们主要是要数字前端 搞code设计,面试的时候,突然感觉没什么好讲的了,以前设计的代码 一般一个项目下了也就一千多行的代码一共,后面让做了一份笔试题目,最大的失误就是有个问题自己不会,也随便蒙了上去。
给大家建议一下 以后笔试题目会的就写,不会的就不写,不然他们认为你的简历上的经验都是假的,你这个人很会忽悠。
发表于 2011-12-7 11:05:40 | 显示全部楼层
回复 8# kalote


    楼主,不要灰心,有这个经历下次再面试ic,肯定马到成功的
发表于 2011-12-7 13:10:40 | 显示全部楼层
祝那你下次成功!!!!!!!!!!!!!!!!1111
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-29 03:06 , Processed in 0.033743 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表