设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 利用Timing closure floorplan 分析和优化设计

1 234 / 4 页下一页

返回列表发新帖

楼主: sxtz531

[资料] 利用Timing closure floorplan 分析和优化设计

发表于 2012-3-21 03:18:56 | 显示全部楼层

good paper...

回复支持反对

使用道具举报

发表于 2012-4-11 11:44:08 | 显示全部楼层

学习中。。。

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2012-4-11 14:04:51 | 显示全部楼层

thanks for sharing

回复支持反对

使用道具举报

发表于 2012-4-13 09:45:12 | 显示全部楼层

thanks a lot

回复支持反对

使用道具举报

发表于 2012-9-13 10:32:26 | 显示全部楼层

不管好不好,看看吧

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2013-1-7 12:00:54 | 显示全部楼层

浪费钱啊~~~

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2013-10-28 10:45:00 | 显示全部楼层

thanks a lot

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2014-3-25 15:39:29 | 显示全部楼层

下来看看

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2014-3-31 09:34:03 | 显示全部楼层

谢谢童鞋

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2014-5-4 00:25:52 | 显示全部楼层

学习学习

回复支持反对

使用道具举报

1 234 / 4 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-13 13:17 , Processed in 0.016161 second(s), 2 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表