关于Xilinx V5芯片的PLL动态配置问题

KevinIC · 发表于 2011-11-21 12:52:47

您需要登录才可以下载或查看，没有账号？注册

x

我的设计里面需要用到PLL的动态配置，后仿真都没有问题，上板子用ChipScope抓波形缺什么都没有，不知道是什么原因？
用PLL的动态配置应该注意些什么，有什么注意事项和经验么？
求分享

buley · 发表于 2011-11-21 22:14:33

动态配置的话，你注意下bufg的用法，如果你用作bufgmux的话，两个输入端都要有时钟信号才行的。不然就会出问题。我以前配置过，动态配置是没有问题的。你先排查下这个。

chen.terry · 发表于 2011-11-21 22:35:15

路过，旁观，学习。

clean_water · 发表于 2011-11-23 14:39:29

估计是pll的clkin没加进去，不然pll的输出肯定会有的
后仿真有，上板都没有，估计是你pll的clk在上板的时候出问题了
或者是你采样的时钟频率太小了，抓不到~~~
多种原因吧，fpga比较难，我现在也是刚入门，调起来比较困难~！~~

dfggfddfg · 发表于 2015-6-16 02:38:35

[原创] 关于Xilinx V5芯片的PLL动态配置问题