CONF_DONE拉低，INIT_DONE拉高 FPGA没配起来。。。

psd0208 · 发表于 2011-11-18 17:21:23

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

遇到一个很奇怪的问题，StratixII GX的FPGA，采用CPLD+FLASH配置FPGA的方式，一直是可以正常配置的，最近遇到两次上电后CPLD配FPGA配不起来，现象是：
CPLD检测到INIT_DONE是高电平，这意味着FPGA已经配置成功且进入用户模式了；
但是实际上FPGA却没有配起来，CONF_DONE是低电平。

这是完全矛盾的啊。。。应该是CONF_DONE拉高后INIT_DONE才可能被拉高的啊。。。本来想复现的。。。可是试了几百次都复现不了了。。。

有高手没。。。坐等！！！

zzj0329 · 发表于 2018-4-21 12:05:13

我最近碰到一个类似问题，自己做的FPGA板子，通过jtag方式烧录后cfg_done是起来了，但是init_done没起来，没能进入用户模式，硬件上软件上各种方式都试了仍没找到原因，不知有人有相同的经历么

[求助] CONF_DONE拉低，INIT_DONE拉高 FPGA没配起来。。。

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子