在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3122|回复: 4

[求助] DFT问题求助

[复制链接]
发表于 2011-11-14 11:47:44 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
刚接触DFT,有很多问题,向板上大牛们请教,使用mentor的工具进行扫描连插入,是多时
钟电路,因此会插一个锁存器,现在问题由于锁存器插入,那么现在电路在扫描时应该具
有时序特征了吧,那么是不是在使用fastscan生成test pattern时不能用默认的basic
pattern,而应该使用sequential pattern呢,我个人理解是。不知道理解对不对,请问大
牛,非常感谢。
另外是对整个电路进行DFT,那么就应该先生成BIST电路,重新综合后再进行scan chain
inserion吗?我理解是需要这样,要不BIST电路无法被覆盖。
初接触DFT,问题比较初级,请板上大人不吝赐教,非常感谢
发表于 2011-11-19 18:11:54 | 显示全部楼层
先顶你,我还在自学
发表于 2011-11-20 19:32:58 | 显示全部楼层
做了几年,想过这个问题。自己做个试验看看
发表于 2011-11-21 10:34:59 | 显示全部楼层
1、我没太明白这就话是什么意思“现在问题由于锁存器插入,那么现在电路在扫描时应该具
有时序特征了吧”不过可以肯定的是这个链上的latch不会影响生成的向量是使用basic,sequential还是其它类型的向量。
2、另外如果有mbsit,应该是先做bist设计综合然后做scan。不过我认为这样做的目的不是bist电路不能覆盖(mbsit测试肯定能覆盖这部分电路)。
发表于 2012-2-22 02:59:18 | 显示全部楼层
同意樓上的論點
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 08:18 , Processed in 0.018178 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表