设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 数字集成电路与嵌入式内核系统的测试设计 ...
123
返回列表 发新帖
楼主: rodgerrodger

[资料] 数字集成电路与嵌入式内核系统的测试设计

[复制链接]
modelsim64
发表于 2020-5-18 19:58:10 | 显示全部楼层
感谢分享
回复 支持 反对

举报

modelsim64
发表于 2020-5-18 20:32:30 | 显示全部楼层
感谢分享
回复 支持 反对

举报

syjuang@123
发表于 2020-5-18 20:49:23 | 显示全部楼层
Thanks
回复 支持 反对

举报

jimcmwang
发表于 2022-10-12 22:58:04 | 显示全部楼层
数字集成电路与嵌入式内核系统可测试性设计.pdf (5.38 MB, 下载次数: 202 )
回复 支持 反对

举报

cmmjava
发表于 2023-10-3 09:51:26 | 显示全部楼层
感谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

发表于 2023-10-9 10:15:39 | 显示全部楼层
真不错，专业深度内容全面，实战性很强，学习下
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 07:13 , Processed in 0.017141 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表