在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4214|回复: 4

[求助] DC综合or1200时如何导入ram的库?

[复制链接]
发表于 2011-11-6 21:01:25 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
用Design Compiler综合or1200时,因为是做ASIC65nm全定制芯片设计,所以修改了or1200_define.v文件,并用论坛里的Artisan的65nm的memory compiler生成了部分ram。但遇到了几个问题:1、这个版本的memory compiler不能生成gdsii版图格式,是license破解的问题吗?如果不能生成的话是不是即使综合成功了,P&R的时候仍然会缺文件呢?
2、这个版本是不是只能生成单口的register?貌似不能生成大容量的ram,但or1200的源代码里有很多大容量ram,这个可以用其他工艺的ram信息代替吗?
3、将生成的.lib文件通过DC转为.db文件后,导入link_library,elaborate顶层文件,dc提示仍然无法解析ram信息,是因为我生成的ram不匹配吗?生成相应ram的名字是否要和源代码中的名称完全一致?DC是如何根据ram的db文件识别推断ram信息呢?
请诸位高手予以指教,多谢!
发表于 2011-11-6 22:56:16 | 显示全部楼层
在ourdev论坛上有人做了个 例子
 楼主| 发表于 2011-11-7 09:16:26 | 显示全部楼层
ourdev不是做嵌入式的吗?搜了半天没看到和全定制芯片设计相关的内容,麻烦ls能另附一下帖子的地址,多谢!
发表于 2011-11-8 10:59:17 | 显示全部楼层
3.ram的库文件名称当然要和你rtl设计的名字一样。db文件,你就可以认为一份看不到code的rtl。让自己的代码调用这些“RTL”。
发表于 2017-4-26 23:23:13 | 显示全部楼层
非常感谢你
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 09:01 , Processed in 0.016362 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表