|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
用Design Compiler综合or1200时,因为是做ASIC65nm全定制芯片设计,所以修改了or1200_define.v文件,并用论坛里的Artisan的65nm的memory compiler生成了部分ram。但遇到了几个问题:1、这个版本的memory compiler不能生成gdsii版图格式,是license破解的问题吗?如果不能生成的话是不是即使综合成功了,P&R的时候仍然会缺文件呢?
2、这个版本是不是只能生成单口的register?貌似不能生成大容量的ram,但or1200的源代码里有很多大容量ram,这个可以用其他工艺的ram信息代替吗?
3、将生成的.lib文件通过DC转为.db文件后,导入link_library,elaborate顶层文件,dc提示仍然无法解析ram信息,是因为我生成的ram不匹配吗?生成相应ram的名字是否要和源代码中的名称完全一致?DC是如何根据ram的db文件识别推断ram信息呢?
请诸位高手予以指教,多谢! |
|