赛灵思rapidIO IP核的实例问题请教

7598865 · 发表于 2011-11-4 12:38:35

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

这几天在弄rapidIO，在ISE 12.4下例化了一个rapidIO IP核，同时产生了一个关于rapidIO相关设计用例，
看了下rapidIO IP核的相关PDF，我把这个设计用例综合了下，但是发现很多警告和一些错误，大概到MAP这个过程就不能继续进行了。
既然综合不能完成，下面的仿真，上板调试都是空中楼阁。

想请问大家有没有用过赛灵思rapidIO IP核自带的那个实例，难道那个例子真的有错误。。。。
希望大家指点

chencsw · 发表于 2011-11-8 12:26:17

没给错误信息，无法判断
建议你检查一下UCF
xilinx的高速串行对时钟，位置都有要求，map没过很可能是这方面的原因

zsx291 · 发表于 2011-11-20 18:18:30

可以先把ucf文件去掉，不加约束看能否通过map？

bujiadiweihang · 发表于 2011-11-20 18:22:57

现在学这个的人很多啊

qq304150939 · 发表于 2012-6-8 14:54:13

这个可以仿真的，目前我都可以和DSP联通调试了，但是现在在调FPGA发起时的initial user模块改不好啊
希望有谁可以一起讨论学习啊联系邮箱lyd304150939@126.com

wangzhe3171 · 发表于 2014-7-16 09:23:07

学习学习

笑陵韵 · 发表于 2014-11-25 16:45:33

回复 1# 7598865

RapidIO的IP核好像不免费吧，楼主的RapidIO核是花钱买的吗，还是另有途径？

rowen800 · 发表于 2014-12-10 19:13:13

回复 7# 笑陵韵

我用公司的可以生成bit文件，显示都已经购买了

[求助] 赛灵思rapidIO IP核的实例问题请教

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1