在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3315|回复: 3

[求助] encounter 关于clock tree的构建

[复制链接]
发表于 2011-11-2 22:29:01 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教各位大侠:
现在有个时钟source 端定义为osc_clk  经过一个2分频定义 osc_div2 (这个在sdc里面是生成时钟)
现在要做osc_clk tree,是想请问直接将osc_clk 作为一个clock root 做一个tree。
还是在osc_div2这里也建立一个clock root 做两个时钟。

如果timing 满足的话,哪种比较好?或者是第二个不好,为什么?
发表于 2011-11-3 08:15:23 | 显示全部楼层
都可以吧,简单的话把generate clock 点作为through pin吧, clock tree spec里面就一个master clock做tree就行了,他会穿过generate clock点继续做tree,


做2个clock tree,就是注意balance latency就行了
 楼主| 发表于 2011-11-3 21:30:47 | 显示全部楼层
多谢版主!
试过两种情况,如果设一个clock 的话,报出的skew比较大;如果分开两个clock ,这样分别的skew就比较小。不知道这种情况是否正常?
发表于 2011-11-4 09:20:43 | 显示全部楼层
应该是同样的结果吧, 还是要细看下,
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 13:55 , Processed in 0.019481 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表