在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: lintao2317

[求助] SMIC 130nm 电容的mismatch问题

[复制链接]
 楼主| 发表于 2011-11-9 08:08:56 | 显示全部楼层
大沉贴术~~大挽尊术~~~
发表于 2011-11-9 13:16:59 | 显示全部楼层
mismatch一般是正态分布,或者接近正态分布
在同一制程下,mismacth的标准差会随电容面积的变化而变化
foundry会测试出相应的变化规律
在你给出的手册里,假设sigma=A/Area
所以只要你知道某个面积的标准差,就可以用来计算满足标准差所需要的最小面积



 楼主| 发表于 2011-11-9 18:13:58 | 显示全部楼层
回复 12# yshmilyou


    I know what you mean now. Thank you!
发表于 2011-11-10 16:44:18 | 显示全部楼层
关注!!!!!
发表于 2012-3-27 11:09:11 | 显示全部楼层
你的工艺说明可以附一下吗?谢谢
发表于 2012-3-27 11:11:11 | 显示全部楼层
回复 9# lintao2317


    你的工艺文件可以附一下吗?谢谢
发表于 2012-6-6 18:05:50 | 显示全部楼层


各位大婶,小弟有一个问题请教一下。在SMIC 130nm工艺的说明文档里面,当电容为400平方微米时候 ...
lintao2317 发表于 2011-10-22 22:02




   你对SMIC的电容失配了解清楚了不?可以聊聊不?
发表于 2014-2-18 19:27:16 | 显示全部楼层
SMIC 130nm 工艺下 多晶电阻怎么构成  由那些图层构成。
发表于 2016-4-27 20:59:42 | 显示全部楼层
非常不错的资料
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 05:24 , Processed in 0.022248 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表