|
发表于 2013-7-26 16:25:41
|
显示全部楼层
Tanner 要吃掉 virtuoso /laker 市場 要學 laker .
當年 laker 一開始是超襲 virtuoso 使用方式 還做了很多改善 layout 使用 ..
Tanner ledit 還不夠好用而且 一直堅持 TDB 不知是何原因 ?
目前主流是 GDS + tech file ..
何苦弄個 TDB ?
另外 digital APR ..須要考慮是否加入 verilog ??
因為很多DESIGN 是 logic + analog .
SOC 類會用 standard cell , 但是如果 pure ananlog design ..如果Ledit 可以讓
小的 digital circuit auto routing + fully layout ,
vituoso XL , Laker L3 都開始做 routing .. 因為FULLY layout design 還是須要畫一堆
logic gate , 現在 analog chip 也是加很多 logic control ,
但是沒有大到要使用 RTL APR (synthesis -> APR)
如果能改讓TOOL 跑 logic block layout ,
layout engineer 主要去縮 fully layout , analog or high volt device layout 不是更好? |
|