|
发表于 2013-9-2 09:35:26
|
显示全部楼层
說點現實 , 目前 analog為主不做 Soc .. RTL synthesis ..不會去使用 standard cell . 更不會用ASTRO
所以可以把 analog 內部份 digital circuit , counter .. 改自動畫可以
幫 fully layout 省下時間
不過 Cadence virtuosoGXL or XL ? 內 auto driven layout 會是一般 fully 排的 x3 ..
所以不可能拿來用 whole chip. but sub block digital block ?
或許可以幫忙 , 特別是電路可能要一堆 counter , 如果 cell 建好 可以幫忙routing '
其實不錯 .
64bit 目前的確幫不上忙
連 hspice 64bit 也沒跑更快..至於容量大會被太多MOS 拖垮. 跑太多MOS
hspice 還是太慢不如改使用 fast spice ..
Tanner EDA 其實也有出MEM TOOLS , 以PC 端來說目前只有 TANNER
韓國 mycad 不知道是否還在??
LINUX 上 Tanner 如果要.. virtuoso laker 地盤, 先使用標準 GDS + tech file ,
別還搞 TDB .. |
|