探讨时序分析对FPGA设计的指导作用

asyou · 发表于 2011-10-13 17:20:02

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

在FPGA设计中，原则上必须通过时序分析，系统才能稳定运行！但是反过来，通过了时序分析，系统是不是就一定能运行稳定呢？
我自己做过的一个操作DDR2的FPGA的设计，当我通过时序分析时，系统会小概率运行出错，但是我将控制时钟反向后，这时时序分析报告有部分时序不满足，但系统反而能运行稳定！
自己做过的一些其它项目中，系统出现一些小概率的问题，我试图通过修正时序分析不通过的部分，以改善系统的稳定性。但是至今为止，还没有一个问题是通过这样的修正解决的，都是修正前后效果一样。最终解决问题都发现是外部硬件干扰或是逻辑功能上的Bug！
不知道大家有没有通过时序分析来指导修正系统Bug的经验，我现在对时序分析困惑不已！