verilog如何对付负数？

cqugjw · 发表于 2013-7-8 15:39:28

如果是定点小数的四舍五入该怎么处理呢？

if1302 · 发表于 2013-7-8 23:11:42

回复 3# jackertja

正确

wuzenghai · 发表于 2013-7-9 17:23:05

回复 7# guoyu

非常同意，用signed好，综合时可以综合出补码专用的乘法器等。

wuzenghai · 发表于 2013-7-9 17:26:14

回复 7# guoyu

非常同意，用signed好，综合时可以综合出补码优化的乘法器等。

中科张宇 · 发表于 2013-7-23 22:16:20

感觉有点迷糊，谁能详细讲一下

bjzhaoxh77 · 发表于 2013-8-10 15:05:13

可采用查表法

vivzzm131 · 发表于 2013-8-21 17:28:24

学习了

laser988 · 发表于 2013-9-3 11:20:40

呵呵新手表示不懂

清葱黏梢 · 发表于 2013-9-3 23:21:55

我也不知道，现在看了有点明白了

meng82yuan · 发表于 2013-9-6 23:11:13

做有符号数的加减

[原创] verilog如何对付负数？