在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4639|回复: 3

[求助] formality不能优化constant的reg

[复制链接]
发表于 2011-10-11 17:21:10 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
问题:在做形式验证的时候,一些接常数的DFF在DC中是被优化掉的,但是在SVF中却没被优化掉,报了很多reg_constant的点,全部被rejected了?是不是应该设置什么option?
请问哪些大侠知道,请赐教!
急用!谢谢!
发表于 2011-10-13 17:44:04 | 显示全部楼层
碰到同样问题,等大侠赐教!
发表于 2011-10-13 19:46:42 | 显示全部楼层
最后的比较结果呢,是不是 都是DFF0, DFF1 对不上?


我有个问题,最近做fm, RTL vs gate,
用svf,

然后很多都是PRESET/RESET pin 相关的flop对不上, RTL认为是带reset端的,
综合出来的reg都是不带的,因此很多flop对不上,这个怎么玩啊
发表于 2013-1-4 17:23:47 | 显示全部楼层
对应着去检查你综合的log文件,可能有些reg被优化掉了,确实就是改变了逻辑
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 07:50 , Processed in 0.021307 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表