DCM PLL动态配置

kenzeng-fae · 发表于 2011-9-22 09:56:03

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

使用FPGA完成以0.1MHz为步进，10MHz-150MHz的clock产生，分别用DCM和PLL的对比情况如下：
1 DCM
当M,D值比较大的时候，容易出现DCM无法锁定的情况，原因是当M和D取比较大的值的时候，容易导致jitter变大；
2 PLL
使用XAPP879参考设计，调用PLL_DRP，目前基本上没有发现无法锁定的情况，但是限制比较多，VCO的范围，以及
M,D,O的值都比较有限，导致有些频点误差较大。

KevinIC · 发表于 2011-11-21 12:46:55

你好，我的PLL的动态配置后仿真都能通过，可上板子就是出不来结果，这可能是什么问题？

[原创] DCM PLL动态配置

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2