设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › verilog 中always 问题
12
返回列表 发新帖
楼主: bob-yang

[讨论] verilog 中always 问题

[复制链接]
发表于 2011-9-20 01:11:16 | 显示全部楼层
回复 5# bob-yang


   没有DOUT，因为它是always块的输出
回复 支持 反对

使用道具 举报

发表于 2011-10-4 21:08:57 | 显示全部楼层
回复 6# bob-yang


    换个阻塞赋值语句试试。
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2011-10-4 21:37:48 | 显示全部楼层
always块里所有的输入信号都是敏感信号吧~
回复 支持 反对

使用道具 举报

 楼主| 发表于 2011-10-11 18:52:41 | 显示全部楼层
回复 13# VideoIC


    是的
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

 楼主| 发表于 2011-10-11 18:55:35 | 显示全部楼层
回复 12# danglang


    换成什么时候呢，请问你想得到什么？
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-14 03:35 , Processed in 0.012256 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表