2011年9月3日MTK硬件部门的笔试题：根据时序图写verilog代码

falloutmx · 发表于 2011-9-5 16:03:31

采用中间变量，最后xor一下即可

chlor · 发表于 2011-9-5 16:04:31

将a用寄存器打一拍，然后和原来的a异或一下就出来了b这个信号了
verilog代码写不来，给你写个vhdl的。

...
buley 发表于 2011-9-5 15:50

登录/注册后可看大图

a是完全异步的，打一拍使用是不是不可靠？

我觉得应该先把a用clk打两拍，再delay一拍，异或得出b。
这样的话，b的timing会整体后移两个周期。

mfsgsb1987 · 发表于 2011-9-5 16:46:38

版主牛拜

zouyucqu2005 · 发表于 2011-9-5 17:39:54

看不到图片能给我发一个吗谢谢

puyuwei · 发表于 2011-9-5 19:28:39

回复 1# lvlv2011

这个其实就是相当于上升沿检测，和下降沿检测。

bigtree203 · 发表于 2011-9-23 21:07:03

有整个题目吗

rory20 · 发表于 2011-9-23 21:50:23

就是一个常用的边缘检测电路。

cuiandhang · 发表于 2011-9-28 10:47:05

题目估计有些前提条件什么的吧比如不考虑建立时间什么的

dlb05061131 · 发表于 2011-9-28 13:35:27

回复 8# buley

好像看一下，它跟时钟好像不同步，貌似不行。待看下文。

octcj111 · 发表于 2011-9-29 16:03:29

这是个上升沿检测电路，10楼正解

站长推荐 /2