在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8145|回复: 3

[求助] 如何让DC不优化常数逻辑? -no_boundary_optimization 不起作用

[复制链接]
发表于 2011-9-3 20:09:35 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
两个模块A,B,顶层为top. A中有一些常数逻辑通过port输出到B. 期望A中的常数逻辑保留.
综合后发现, 这些逻辑被优化掉了.A的PORT接成SYNOPSYS_UNCONNECTED_*.在顶层中实例化logic0,logic1,然后接到B的port.
这样的话,结构就破坏了.并用在顶层里面有一些GLUE LOGIC.
-no_boundary_optimization也没有起什么作用.

怎么设置选项,让它保持rtl的结构.
发表于 2011-9-16 22:20:01 | 显示全部楼层
dc里面有一个constant propagation 的优化选项,你用
printvar *constant*
或 help *constant*
找一下,记得以前是这样解决的。
发表于 2016-6-2 20:00:24 | 显示全部楼层
回复 1# ksg12


设置一下这个变量吧   set compile_enable_constant_propagation_with_no_boundary_opt false默认是true,这样A里的常数drive的cells被优化掉了,B里的话与常数相关的部分也优化掉了,原来链接的net被断开了,导致出现上面的错误。
发表于 2016-7-7 23:10:17 | 显示全部楼层
DC starting from 2013.12 release , constant propgation is enabled even when boundary optimization is disabled.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-2 02:38 , Processed in 0.021545 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表