门控时钟下的时钟树综合？？

abao123 · 发表于 2011-8-29 14:30:24

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

在DC综合的时候引入门控时钟，想问下在PR做时钟树综合的时候有哪些注意事项？
另外在问下时钟树完成后如何判断此时钟树满足要求？谢谢！！

icfbicfb · 发表于 2011-8-29 15:46:56

clock gate在clock tree上的path很有讲究，如果在前面，则low power做得好，但是timing 难满足，
放在后面，timing好，但是关断的flop较少，

一般后端实现的时候会加点余量给这种path，比如
Set_clock_gating_check -setup 0.2

icg path是backend经常碰到的path，如果icg和她的flop放的不是太远，就不要紧，
有时候要用bound来约束一些位置，

cts的时候不用管， cts会自动穿过icg path，

abao123 · 发表于 2011-8-29 16:03:23

请问下icg path是什么意思？
还有种情况RTL不做低功耗处理，在DC综合的时候引入门控时钟，请问这种模式下时钟树综合的时候有哪些注意事项？确切的说是加入了latch后该如何处理？谢谢！

yueleven · 发表于 2011-9-2 13:12:15

用集成的ICG CELL，要不就自己定制个

edayz · 发表于 2012-5-8 23:27:10

楼主能在讲的详细点吗？谢谢！

[求助] 门控时钟下的时钟树综合？？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1