在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2856|回复: 2

在ModelSim编译时候老报一个奇怪的错,高手帮忙看一下下面一个简单的代码

[复制链接]
发表于 2006-11-7 18:34:47 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
是粘贴夏宇闻老师讲解task时候的一个举例
刚开始学verilog 和modelSim,很多不明白的地方,谢谢
module traffic_lights;
reg  clock, red, amber, green;
parameter  on=1, off=0, red_tics=350,
amber_tics=30,green_tics=200;
initial red=off;
initial amber=off;
initial green=off;
always
begin
red=on;
light(red,red_tics);
green=on;
light(green,green_tics);
amber=on;
light(amber,amber_tics);
end
task  light(color,tics);
output  color;                  //老在这里报错 vlog -reportprogress 300 -work work F:/modul_exercise/test1.v
                    # Model Technology ModelSim SE vlog 6.2b Compiler 2006.07 Jul 31 2006
                    # -- Compiling module traffic_lights
                    # ** Error: F:/modul_exercise/test1.v(18): near "output": syntax error, unexpected "output"
input[31:0] tics;
begin
repeat(tics) @(posedge clock);
color=off;
end
endtask
always
begin
#100 clock=0;
#100 clock=1;
end
endmodule
发表于 2006-11-7 19:52:48 | 显示全部楼层
我做的时候好像没有抱错啊!!
 楼主| 发表于 2006-11-7 21:41:42 | 显示全部楼层
那是不是编译器设置的问题
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 21:57 , Processed in 0.034392 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表