|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
是粘贴夏宇闻老师讲解task时候的一个举例
刚开始学verilog 和modelSim,很多不明白的地方,谢谢
module traffic_lights;
reg clock, red, amber, green;
parameter on=1, off=0, red_tics=350,
amber_tics=30,green_tics=200;
initial red=off;
initial amber=off;
initial green=off;
always
begin
red=on;
light(red,red_tics);
green=on;
light(green,green_tics);
amber=on;
light(amber,amber_tics);
end
task light(color,tics);
output color; //老在这里报错 vlog -reportprogress 300 -work work F:/modul_exercise/test1.v
# Model Technology ModelSim SE vlog 6.2b Compiler 2006.07 Jul 31 2006
# -- Compiling module traffic_lights
# ** Error: F:/modul_exercise/test1.v(18): near "output": syntax error, unexpected "output"
input[31:0] tics;
begin
repeat(tics) @(posedge clock);
color=off;
end
endtask
always
begin
#100 clock=0;
#100 clock=1;
end
endmodule |
|