在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 蓝翔

[求助] 在spectre下写完verilog a后,输什么命令才能生成symbol啊

[复制链接]
发表于 2012-5-13 09:22:15 | 显示全部楼层
编辑完保存,会有提示;
有问题会提示ERROR,否则会提示创建symbol
发表于 2012-12-12 17:57:19 | 显示全部楼层
symbol属性中的参数对应于veriloga中的parameter,怎么在CDF中设置
发表于 2012-12-14 19:27:17 | 显示全部楼层
保存退出后会提示你生产symbol,然后就和电路图生产symbol一样了
发表于 2014-5-25 12:52:33 | 显示全部楼层
good job
发表于 2014-7-2 14:48:44 | 显示全部楼层
奇怪,ZZ之后没有提示啊,ic61
发表于 2014-8-21 22:43:51 | 显示全部楼层
GOOD!
发表于 2014-12-8 23:16:40 | 显示全部楼层
那如果保存verilog后没有create new symbol,之后怎么再去创建symbol呢?? 求大神指点!!
发表于 2014-12-8 23:51:29 | 显示全部楼层
发表于 2016-1-6 14:29:15 | 显示全部楼层
回复 18# 何平


   感谢
发表于 2016-3-29 15:15:25 | 显示全部楼层
楼上太赞了,保存记得:wq,冒号很重要
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 05:31 , Processed in 0.021291 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表