在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 5496|回复: 5

[求助] 弱问flash ADC中分压电阻串的设计

[复制链接]
发表于 2011-8-18 01:35:17 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
最近在做的4bit量化delta-sigma ADC中要用到一个4bit flash ADC, 似乎很多论文中用到的都是如下图所示的结构: multi_vdiv.jpg

如高亮部分所示,靠近ref+, ref-的两个电阻为R/2, 而产生比较器参考电压的电阻均为R, 我觉得那两个电阻取R也没什么不妥啊,是出于什么考虑呢? 量化精度?面积?

感觉没想到问题的关键,请高手指点~~
 楼主| 发表于 2011-8-18 17:15:36 | 显示全部楼层
自己顶一下,不要沉嘛, 高手指点一下呀~~
回复 支持 反对

使用道具 举报

发表于 2012-10-24 15:06:21 | 显示全部楼层
回复 2# kuaiyu


    以3bitADC为例子。这是一种量化方法,叫做midrise,量化后的输出电压就是这个电阻串得到的8个电压(3bitADC);如果全部用R的话是另外一种量化方法,叫midthread,你会发现这种电阻串除了电源和地,会得到7个电压水平,对于3bitADC,8个数码还差一个,那么就必须使用地或者电源。所以两种量化方法的区别就在量化后输出的电压是否包括电源
回复 支持 反对

使用道具 举报

发表于 2020-4-25 19:23:42 | 显示全部楼层
very good answer !!!
回复 支持 反对

使用道具 举报

发表于 2022-5-19 15:17:25 | 显示全部楼层
学习了
回复 支持 反对

使用道具 举报

发表于 2025-8-4 18:12:51 | 显示全部楼层
学习了!
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-11 01:56 , Processed in 0.017688 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表