全差分环路的仿真

gasvapour · 发表于 2011-8-8 20:11:40

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

最近在做A/D电路中的带开关电容共模反馈的全差分运放，时钟20M，关于环路的稳定性的仿真，有点疑惑希望牛人能指导一下。

我用两种方法去测试环路的增益和带宽：
1. 去掉了sc-cmfb电路，用10G电阻采样输出共模点，用VCVS反馈回去。这个是比较传统的测试方法，差分增益约110dB。这个值跟用list文件中的参数手算出来的值很接近。

2. 直接用pss+pstb去测试环路的稳定性。结果就差了一大节，增益只有60dB左右。我的netlist是这样写的：
Vtest (N001 N002) vsource dc=0 type=dc
pss pss fund=20M tstab=2u errpreset=morderate
pstb pstb start=1 stop=1G dec=1000 probe=Vtest errpreset=morderate

我觉得方法2的结果肯定是不可信的。但是我不知道问题出在哪里？请大牛们不吝赐教啊！

gaojun927 · 发表于 2011-8-15 13:10:06

你的vtest加在哪里了？给的网表看不出来

cici520 · 发表于 2011-8-15 17:18:03

学习学习

imefox · 发表于 2011-8-17 16:57:04

回复 1# gasvapour

方法1的电路怎么连的，能简单画出来吗？
方法2也是，能否画出电路连接关系。

xycho · 发表于 2011-9-2 15:33:44

2us的时候，你的共模输出稳定了么？

如果sc-cmfb中的电容很大，pss+pstb仿真时，也会影响增益

wind33 · 发表于 2011-9-4 21:42:36

DENG DA AN

staric · 发表于 2011-9-4 22:27:10

两种方法都详细解释一下，也让大家学习学习。

pop_mos · 发表于 2011-9-5 00:35:52

也可以放到环路里看是否满足系统要求吧，还是要看闭环。

569038754 · 发表于 2016-4-30 16:05:17

总结全差分环路稳定性的方法：1、传统的VCVS和VDC；2、balun元件仿真；3、PSS+PSTB；4、用cmdmprobe进行STB仿真。

afcy003 · 发表于 2017-4-25 16:52:44

回复 9# 569038754

方法3和4有教程么？谢谢！

[求助] 全差分环路的仿真

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2