[已解决]关于dc综合时如何加入clock-gate

S_tingting · 发表于 2019-10-23 19:03:29

xue一下

唐三彩骆驼 · 发表于 2020-4-17 09:22:55

学习了

ZHZIC · 发表于 2020-10-20 20:32:29

学习

steven_sun · 发表于 2020-12-1 23:13:28

了解了

3456721 · 发表于 2021-4-28 19:27:25

谢谢分享

茶语梨花白 · 发表于 2021-7-27 11:23:18

学到了

0_hila_0 · 发表于 2024-1-16 14:26:01

请问使用 compile-ultra -gate_clock 这样综合出来的电路就可以进行后端操作了吗，不知道这样的电路相比不加clock gating 的电路是否需要额外的一些检查

ICstudy_zhao · 发表于 2024-3-20 17:14:40

本帖最后由 ICstudy_zhao 于 2024-3-20 17:18 编辑

0_hila_0 发表于 2024-1-16 14:26
请问使用 compile-ultra -gate_clock 这样综合出来的电路就可以进行后端操作了吗，不知道这样的电路相比不 ...

我是初学，也是想请问同样的问题，我看到rtl内已经进行了低功耗（rst_n）设置，综合后不加-gate_clock 有些地方仍然有生成库里带的 gate_clock,但不多。然后执行compile-ultra -gate_clock，但是据说这样对后面的layout 增加CTS的约束难度，所以这个到底要不要加，依据什么原因来加的？加了以后对后续步骤的clock 有其他什么增加的约束吗？

0_hila_0 · 发表于 2024-3-22 17:40:39

ICstudy_zhao 发表于 2024-3-20 17:14
我是初学，也是想请问同样的问题，我看到rtl内已经进行了低功耗（rst_n）设置，综合后不加-gate_clock 有 ...

感觉不太会这个，我后面用了IP库，就没加clock gating了，没懂的人带感觉不太行

[求助] [已解决]关于dc综合时如何加入clock-gate

浏览过的版块

站长推荐 /2