用synplify生成的vqm文件在quartus中综合报错

jsyzzxiaomin · 发表于 2011-8-4 09:44:31

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我用的synplify生成的vqm文件，一直认为synplify综合比较严格啊～。我在综合时为了避免ram的错误，使用的是altera off模式。可是当此.vqm文件例化到一个项目中，在quartus中运行时，就抱了如下错误：port “xxx” cannot beconneted in primitive dffeas of ‘yyy’
xxx是vqm文件中一个例化子模块的端口；
yyy是vqm文件的名字，也就是top module
我想应该是两个工具综合有什么冲突。不知大家有没有这个经历～

jsyzzxiaomin · 发表于 2011-8-4 11:25:54

没人理，呜呜呜。。。

mainacy · 发表于 2011-8-8 15:39:00

不可能吧，我都不会的

chenhongyi · 发表于 2011-8-11 19:44:13

谢谢，分享！

darnshong · 发表于 2011-8-21 16:45:43

在.qsf中包含.vqm文件时,
要用set_global_assignment -name VQM_FILE
而不要用set_global_assignment -name VERILOG_FILE

jsyzzxiaomin · 发表于 2011-8-24 11:33:49

Sorry各位，我犯了一个低级错误，在synplify_premier综合时和quartus时选用的器件相差太大--差不多的系列是可以的。但是至于ram问题，要在implemetation option选择Altera off模式。

[求助] 用synplify生成的vqm文件在quartus中综合报错

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1