在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2892|回复: 9

[求助] 请问带隙的PTAT电流按照什么原则选取?

[复制链接]
发表于 2011-8-2 19:34:04 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在非低功耗设计时,请问带隙的PTAT电流按照什么原则选取?
发表于 2011-8-3 07:57:58 | 显示全部楼层
具体看什么结构啦,要在面积和功耗之间折中处理,特别是电阻的面积,参数选择要考虑漏电流失配大小
发表于 2011-8-3 10:26:47 | 显示全部楼层
I want to know this Q.
发表于 2011-8-3 11:09:47 | 显示全部楼层
首先要保证你ptat电流供给的其他模块能达到所要求的性能指标,然后考虑功耗,功耗尽可能小。
发表于 2011-9-2 14:36:18 | 显示全部楼层
怎么设计与温度无关的电流源
发表于 2013-9-2 14:53:56 | 显示全部楼层
谢谢分享,呵呵
发表于 2013-9-2 15:13:07 | 显示全部楼层
cmos bandgap PTAT current 如果做到一路 0.01ua  量產時 chip 會OK 嗎??

就一般 cmos bandgap , Resistor 用到VERY 大下,  bandgap cuurent  做到極低 ,
发表于 2013-9-8 12:03:10 | 显示全部楼层
10na 危险,不建议这么做
发表于 2013-10-25 14:02:06 | 显示全部楼层
回复 8# dscd1900


   100nA级别呢?是否危险怎么判断?
发表于 2013-10-25 14:25:10 | 显示全部楼层



电路中单支路的最小电流至少应在50nA以上,一般在百nA级范围,之所以有这个要求,是因为工艺本身的漏电以及仿真模型极端情况下可能不准确等系列不可控因素出现的机会很大,必须留足设计裕量。当然了,工艺好,设计要求低另外说。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 16:23 , Processed in 0.020745 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表