Cadence用Verilog Code和Layout做LVS

wuxiang97 · 发表于 2011-7-24 07:39:33

assura not good?

xi8meng · 发表于 2014-9-3 10:16:56

回复 7# cxl666
您好，想问一下，icc写出的.v网表，里面带有信号pad，没有电源pad，port列表中也只有信号port。如何做在calibre中做lvs，如果用v2lvs转换，stdcell的cdl有，但是pad的cdl也需要吧？用两个cdl转换得到lvs用的网表，版图上只打了信号port的label，还是过不了，net对不上，前辈能不能指点一下，这种带pad的lvs如何做？谢谢了

[求助] Cadence用Verilog Code和Layout做LVS

浏览过的版块

站长推荐 /1