在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: carolin

[求助] Cadence用Verilog Code和Layout做LVS

[复制链接]
发表于 2011-7-24 07:39:33 | 显示全部楼层
assura not good?
回复 支持 反对

使用道具 举报

发表于 2014-9-3 10:16:56 | 显示全部楼层
回复 7# cxl666
您好,想问一下,icc写出的.v网表,里面带有信号pad,没有电源pad,port列表中也只有信号port。如何做在calibre中做lvs,如果用v2lvs转换,stdcell的cdl有,但是pad的cdl也需要吧?用两个cdl转换得到lvs用的网表,版图上只打了信号port的label,还是过不了,net对不上,前辈能不能指点一下,这种带pad的lvs如何做?谢谢了
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-21 20:52 , Processed in 0.011258 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表