PLL的simulink问题

flyawayfc

下图是台大的simulink的pll 图，我有个问题不解，里面的divider，Kv之类的模块都是时域的，就是通过模块时改变的是幅度的大小，divider并不会改变频率，对不对啊？我的理解错误在哪里啊？
还有就是sin模块和delay是做啥用的？
pll model能仿哪些参数呢？
小弟初学PLL，请各位指教啊~

doedr

Divider的输入代表频率。经过1/s后，转换为相位。由此看，divider的值决定了PLL的锁频倍数。因为相位是个相对值：VCO的相位应当是晶振相位的N倍。