请问各位大虾，全差分运放的稳定性用stb怎么仿真？

imefox · 发表于 2011-7-14 20:10:42

您需要登录才可以下载或查看，没有账号？注册

x

全差分运放

如图所示，全差分运放怎么用stb来仿真环路稳定性呢？单端运放直接在反馈电阻旁插入一个Iprobe就可以了，全差分要插入两个Iprobe还是一个？谢谢

California · 发表于 2011-7-14 20:22:32

回复 1# imefox

全差分电路采用“cmdmprobe”来仿真。
其中，CMDM＝1为共模信号仿真；CMDM＝-1为差模信号仿真。

imefox · 发表于 2011-7-14 22:08:54

回复 2# California

谢谢了，我试试看。

imefox · 发表于 2011-7-15 09:24:24

回复 2# California

很好用，谢谢了

lionelwait · 发表于 2012-6-14 16:42:45

谢谢楼主，谢谢二楼的答案

sycorc110 · 发表于 2012-6-21 14:14:10

牛人真多啊，谢谢！

weidianwj · 发表于 2012-6-22 12:52:02

回复 2# California

二楼说的很好

whulaisla · 发表于 2012-11-7 15:51:55

仿真试试去

epicyun · 发表于 2013-12-1 16:20:52

回复 2# California

你好！我在仿真全差分闭环的时候，用cmdmprobe仿真stb，如果将CMDM设置成-1才能仿出相位裕度，但如果设置成1，增益起点都是负值，这是什么情况呢？对闭环系统的稳定性有什么影响？麻烦你了，急求~~

semico_ljj · 发表于 2013-12-1 18:09:51

seeing

[求助] 请问各位大虾，全差分运放的稳定性用stb怎么仿真？