例化altera的altgx Ip核

天天PDF

我用altera的 FPGA ，使用 QUARTUS 9.1 的 megawizard plug-in manager  例化ALTGX 模块  。
但为什么不管我怎么输入，tx_datain=随机数 或 x（不定数），其结果tx_dataout的输出都是K28.5的串行数据 ，始终不变。请教！


以下代码是我的testbench；

1. `timescale 100ps/100ps
   
2. module serdes_top_tb (/*AUTOARG*/) ;
   
3. reg cal_blk_clk, pll_inclk;
   
4. reg [15:0] tx_datain;
   
5. reg tx_digitalreset;
   
6. reg clk_2500;
   
7. reg [1:0] tx_ctrlenable;
   
8. 
   
9. wire tx_clkout, tx_dataout;
   
10. wire [4:0] tx_datain_5L,tx_datain_5H;
    
11. wire [2:0] tx_datain_3L,tx_datain_3H;
    
12. 
    
13. assign tx_datain_5L=tx_datain[4:0];
    
14. assign tx_datain_3L=tx_datain[7:5];
    
15. assign tx_datain_5H=tx_datain[12:8];
    
16. assign tx_datain_3H=tx_datain[15:13];
    
17. initial
    
18. begin
    
19. tx_ctrlenable=2'b00;
    
20. end
    
21. initial
    
22. begin
    
23. tx_digitalreset=0;
    
24. #3000 tx_digitalreset=1;
    
25. end
    
26. initial
    
27. begin
    
28. clk_2500=0;
    
29. forever #200 clk_2500=~clk_2500;
    
30. end
    
31. 
    
32. initial
    
33. begin
    
34. pll_inclk=0;
    
35. forever #2000 pll_inclk=~pll_inclk;
    
36. 
    
37. end
    
38. initial
    
39. begin
    
40. cal_blk_clk=0;
    
41. forever #2000 cal_blk_clk=~cal_blk_clk;
    
42. 
    
43. end
    
44. always@(posedge pll_inclk or negedge tx_digitalreset)
    
45. if(!tx_digitalreset)
    
46. tx_datain<=16'b101_1110_101_1110;
    
47. else
    
48. begin
    
49. tx_datain[15:8]<={$random}%256;
    
50. tx_datain[7:0]<={$random}%256;
    
51. end
    
52. 
    
53. 
    
54. serdes U1 (/*AUTOINST*/
    
55. // Outputs
    
56. .tx_clkout (tx_clkout),
    
57. .tx_dataout (tx_dataout),
    
58. // Inputs
    
59. .cal_blk_clk (cal_blk_clk),
    
60. .pll_inclk (pll_inclk),
    
61. .tx_ctrlenable (tx_ctrlenable),
    
62. .tx_datain (tx_datain),
    
63. .tx_digitalreset (tx_digitalreset));
    
64. 
    
65. 
    
66. endmodule // serdes_top
    
67. 
    

复制代码

天天PDF

这是我用modelsim的仿真波形

                               
登录/注册后可看大图

天天PDF

这是我用moselsim仿真的波形  tx_dataout是串行输出波形  一直是k28.5的串行波形

njithjw

1.首先确认你的testbench里面的时钟和你例化IPCORE的pll_inclk是否一样？
2.在发送数据的时候，需要定期的发送K28.5，也就是把tx_ctrlenable置为高电平，同时把数据置为BC？
3.ALTERA GXB模块对复位时序是有要求的，确认你的复位时序是否满足。