PLL 中反馈环路divier的delay会对PLL的性能产生何种影响？

zouyufeng · 发表于 2011-7-13 11:06:07

您需要登录才可以下载或查看，没有账号？注册

x

PLL 中反馈环路divier的delay会对PLL的性能产生何种影响？

各位tx，问题如上！

我是坦克 · 发表于 2011-7-23 22:07:08

你是说divider吧，我感觉影响不大，只是输出会相应超前吧，拙见，有点忘了

211lili · 发表于 2011-7-26 16:54:37

基本上影响不大，对相位裕量有一点影响而已

woodkey · 发表于 2011-7-26 17:03:37

忽略吧，没driver也不成啊

smic008 · 发表于 2011-7-26 22:13:12

PLL 中反馈环路divier的delay会对PLL的性能产生何种影响？

各位tx，问题如上！
zouyufeng 发表于 2011-7-13 11:06

登录/注册后可看大图

delay是固定的，不产生“变化的”相位差，也就是如果控制电压上产生的小信号通过VCO积分产生的“变化的”相位差可以1:1传递到PFD的输入端。
所以分频器的delay没有影响。

[讨论] PLL 中反馈环路divier的delay会对PLL的性能产生何种影响？