两个时钟域DFT应该怎么插入？

wuxiang97

good discussion

bingling512

回复 10# ttder


    谢谢，我知道你说的这种端口灌时钟进行transition测试的方法了。

另外还有两个疑问：
1、为什么每次shift和capture之前必须复位，如果不进行复位会有什么问题？因为按照我的理解scan的时候复位可控最主要的是避免不期望的复位发生，从而导致不能正确shift和capture，如果整个测试过程中复位一直处于非使能状态应该也是可以的。

2、还是搞不懂为什么每次shift和capture都要配一次PLL，我们的做法是在setup里面配置PLL并且等待其锁定，由于PLL是用jtag配置的，这样后面不需要再对其进行配置一直会处于锁定状态。

奥尔弗洛斯

ttder 发表于 2011-7-16 21:31
你这两个时钟，不出意外的话，应该用的都是一个全局reset信号吧？ 你现在把它们分为两条链，也就是 ...

不好意思打扰一下，想请教一下关于occ的问题。
第一：我看资料上它的那个电路结构，capture时钟似乎和function时钟是一个时钟，可以用一个非function时钟作为capture时钟么？如果可以，比如某个寄存器用的80m时钟，我如何给它配置一个100m的capture时钟？
第二：如果有两个fast时钟频率不同的ooc，tmax虽然可以生成测试pattern，但后续vcs仿真会报错，这是因为综合工具综合的时候会将两条不同的链混在了一起么？该如何进行修改呢？

mess12345

学习了，感谢

saicom

奥尔弗洛斯 发表于 2024-8-30 18:11
不好意思打扰一下，想请教一下关于occ的问题。
第一：我看资料上它的那个电路结构，capture时钟似乎和fun ...

也遇到同样问题，请问解决了吗？