在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 陈涛

[原创] 后端面试--每日一题(051)

[复制链接]
发表于 2011-12-15 20:50:21 | 显示全部楼层
corsstalk
发表于 2011-12-16 17:48:54 | 显示全部楼层
陈版主:

       double width后是不是电容变大了,但电阻变小。
       那clock net上的delay是变大还是变小呢?
       谢谢!
发表于 2011-12-17 21:12:11 | 显示全部楼层
每日一题!好东西
发表于 2012-2-28 10:48:59 | 显示全部楼层
回复 22# zhoufly1234


    电阻影响delay,电容影响频率,width增加之后,电阻减小,电容增加,所以delay减小,但是频率降低,因此不能太宽~
发表于 2012-2-28 14:43:18 | 显示全部楼层
很好很强大
发表于 2012-5-16 21:12:21 | 显示全部楼层
很好的东西,向各位大牛学习了
发表于 2012-5-16 23:26:36 | 显示全部楼层
回复 1# 陈涛


    请问版主,如果signal net上存在较大crosstalk,那么可不可以通过走2w2s或者1w2s来解决呢?该如何考虑这个问题?
发表于 2012-5-18 18:44:41 | 显示全部楼层
都是牛人啊。。
发表于 2012-6-12 13:53:34 | 显示全部楼层
xuexile
发表于 2012-6-13 18:25:27 | 显示全部楼层
学习。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-27 04:21 , Processed in 0.020675 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表