DC综合问题

chibijia

最近这个问题搞得我很头疼，不知道是什么原因，也不知道该怎么理解？

我用DC综合，在约束中规定的优化约束为set_max_area  0，仅仅用了这个，没有使用set_max_dynamic_power 0和set_max_leakage_power 0，但是发现综合时评估设计的能跑多快时，随着时钟频率的增加综合出来的面积反而减小。难道是在时序不出现违规情况下，所使用的时钟频率越大可以使得面积更小？

按照我的理解是，由于时钟频率增大，路径的时序会更紧张，因此，DC在优化时会采用同一类型的最小单元（一般延时会小些），这时可能会带来驱动能力不足的问题，因此，会在该单元后插入buffer，（当然这是保证在换用更小单元的延时加上buffer的延时<之前较大尺寸的单元的延时的情况下的）。但是如果是这样处理的话，那么为什么不在那个更低的时钟频率下直接采用更小单元后面加buffer的情况呢？这样的情况下时序必然更加能满足。

不知道DC在做优化时是怎样进行，目前这还仅仅是在set_max_area为0的情况下，如果加上set_max_dynamic为0以及set_max_leakage_power 为0时又该怎么处理呢？

DC在优化时，是先将哪一个约束做为最高的优先级呢？

比如说将面积作为最高优先级，那么它会在单元中寻找最小面积的组合，之后在该最小面积附近（可以认为是最小面积的等高线上）寻求最小dynamic_power或最小leakage_power的cell组合？或者直接就是使用面积和功耗在各自权重因子的乘积下的最小值最为目标函数来寻找满足该最小值的cell的组合？
不知道大家有没有考虑这个问题？
因为有时候DC综合出来的结果实在让人很费解。
希望与大家讨论下！

oceanlee

我也有相同的困扰。不知道楼主解决没有？

dyytx

？？？？？