|
![](static/image/common/ico_lz.png)
楼主 |
发表于 2011-7-5 21:54:27
|
显示全部楼层
本帖最后由 guang3000 于 2011-8-10 06:08 编辑
坚决支持楼主之原创,看得出来,楼主的电路推导工夫很强。
多谢支持! 推导很强倒不敢当,我想这个文章主要还是思路,当列出小信号方程后,之后就是常见的处理了。一开始有这个想法的时候,推导这些方程,往往一写就是几页纸,之后用word的公式编辑器,列出小信号方程后,就是复制粘贴和整理的工作了,很方便。
楼主的计算非常好~~先计算出第一级的supply noise再代入第二级电路~~
楼主用的方法是直接解方程计算close loop的PSRR~~不知道楼主有没有想过~~分别计算第一级和第二级的open loop的supply noise贡献(分别从第一级和第二级的电源进入最后输出的noise),然后再除以loop gain得到close loop的PSRR~~个人觉得这样比解方程更容易理解电路的每一部份设计对PSRR的影响
你说的这个方法在低频的某些时候很方便。以最常见的二级运放为例,在Cc等电容存在的情况下,环路增益本身就是一个复杂的二阶传输函数。当考虑VDD从不同的路径到输出的传输函数时,考虑Cc等电容的存在,此时虽然运放开环,每一路到输出都是二阶传输函数,这样是很复杂的。
放心,我在这上面花了很多时间,不会弃楼的
楼主,图6 中的等效您是利用对称性是吧? 我感觉严格看的话,M3的漏端和M4的漏端电压不等吧,毕竟一个是电阻,一个是电阻和一个受控源.
另外 ,您说ALLEN书上计算正PSRR时,将M5接地,会增大Vdd分压到第一级的输出信号,可我感觉是会减少啊,相当于电阻分压时分子分母同时减去一个值吧,还有不太懂的地方是您说P输入的运放PSRR比N输入好一个档次,我不太明白,可否进一步解释一下.呵呵,我还没看完,希望能得和楼主进一步讨论
客气了,拉扎维书上129页图5.30就是类似的原理,当VDD变化时候,电路是对称的,M3和M4的漏端是同步变化的,这是一个一级运放里面5个晶体管方程的解,也是唯一的一个解。
这个分压信号是VDD和M4漏极之间的差值,也是M6管的Vgs,在M5漏端接地后增大了
P输入运放的PSRR主零点-20dB渐近线要比N输入的离开原点好多,导致高频处的PSRR好很多。低频的PSRR可以通过相减来提高,但是高频处的PSRR就不容易大幅改善,就是这个道理 |
|