在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 12846|回复: 16

[求助] 集成电路的各种工艺是如何定义的?

[复制链接]
发表于 2011-6-24 16:18:15 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
知道集成电路有三种工艺,即 Bipolar,COMS,BiCMOS ,但是很疑惑这三种工艺是如何区别的。(注意:是工艺的却别,而非器件。)
有人说,是按掩膜层的多少区分的。如果真是这样的话,那掩膜层由多到少排序应为  BiCOMS>Bipolar>CMOS  。这样我是不是可以认为在Bipolar 工艺下,我少用几层掩膜层,掩膜层的形状,掺杂深浅做些调整,是否就可做出CMOS器件呢?如果不是这样的话,应该是怎样区别它们的呢,求解,万分感谢!
发表于 2011-6-25 11:16:51 | 显示全部楼层
Bipolar 工艺下,做CMOS可以做,但是各项参数肯定没人能接受。  (注意:是工艺的却别,而非器件。)  这句??? 因为要做的器件不同,才采用了不同的工艺,掺杂 退火 氧化一系列的不同。
 楼主| 发表于 2011-6-30 22:30:53 | 显示全部楼层
回复 2# xuexue0xue


    为什么Bipolar工艺下做CMoS,参数会不让人接受?我把各个步骤都做好不就行了嘛!
发表于 2011-7-1 10:20:36 | 显示全部楼层
在有Bipolar+CMoS工艺称为BICMOS工艺。而不是Bipolar!
发表于 2011-7-1 12:38:09 | 显示全部楼层
回复 1# ljk0596


    如果要找工艺代工时,基本上先考虑成本,特别是光罩层数、特殊层模块、最小CD。
目前制作Bipolar, BiCMOS, CMOS, Flash的工艺步骤看似相近,特别是在教科书上,但是实际生产中差异颇多。唯一比较标准化的是CMOS的部份。其他的就必须把各种因素最佳化,提高性/价比。否则客户不会用的。 特别是模拟器件的从Layout大小/间隔, 掺杂量/深度/元素,每一层的厚度,每层的最小CD,一直到Floor plan,都是必须设法最佳化,或至少优化过。
所以,对线上操作员是相似,对制程工程师是既有标准模块也有特殊工艺。对开发工程师那就是不同行业,跨行后得花1年才能入门,如果幸运得有机会的话。
发表于 2011-7-25 17:02:16 | 显示全部楼层
Bipolar,COMS,BiCMOS这三种工艺分别是:只做bipolar得工艺,不做MOS;只做MOS的工艺,不做BIpolar;既做bipolar又做MOS的工艺。三者不只是用的mask不一样,而是工艺根本不同的,做出来device的model也不同。
发表于 2011-8-11 15:52:30 | 显示全部楼层
BiCOMS>Bipolar>CMOS  
这个排序好像有问题,应该是 BiCOMS>CMOS >Bipolar,所以在Bipolar工艺基础上要加几快光罩就可实现CMOS器件,那么此时这个工艺就叫做BICMOS工艺(只是名字不一样而已),这种情况下Bipolar和CMOS的特性需要折中以达到设计要求。
发表于 2011-10-10 15:23:36 | 显示全部楼层
本帖最后由 lodestar6666 于 2011-10-10 15:28 编辑

(注意:是工艺的却别,而非器件。)
这句话是关键。不从器件角度考虑则几种工艺区分无从谈起!
bipolar,CMOS,bicmos虽然是说工艺,但其根本还是在于器件。不同类型的工艺能实现的器件结构不同。
没学过半导体物理和器件的同学补补课吧!不是说能做NPN结构就是NPN管,能做源漏栅就是MOS管,各种器件要满足电学特性要求则对其结构都是有要求的,结深、掺杂浓度、尺寸、距离等等。
比如CMOS工艺中的N扩散、P衬底、N阱形成的NPN结构是NPN管,但其放大倍数、耐压、频率特性等无法满足要求,不能用于电路设计中,要想在标准CMOS工艺中实现NPN管必须增加工艺步骤,增加掩膜板数,这时工艺就成为了BICMOS工艺。
发表于 2011-12-16 21:24:03 | 显示全部楼层
楼上讲的很不错
发表于 2011-12-17 23:01:56 | 显示全部楼层
bipolar不清楚mask 是多少层的, 有人能说下么

cmos logic是最简单的,也是目前最流行的, 也就
nw, aa,  pw ,  nwh , pwh ,  gate ,  sab , esd ,  nplus , pplus ,
ct ,  m1, v1 , m2 , v2 , .... mt, vt , pa ,  
这些

cmos analog会多一些dnw, HRP ,  mim ,  
cmos flash会多很多,  至少7~8层,  很复杂,
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 05:58 , Processed in 0.030035 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表